全新一代Neoverse CPU架构公布，Arm追求性能与创新的融合nn
Neoverse进入新阶段：V3与N3架构亮相
nn五年前，Arm推出了一款名为Neoverse的服务器、云和基础设施CPU核心。凭借其先进的多年计划，公司致力于发展各种CPU核心阵列，满足市场的不同需求，从强大的V系列到小巧的E系列核心。虽然实际情况与Arm最初的预期略有出入，但Neoverse CPU核心系列的成功令人瞩目。目前，基于Neoverse核心的自定义CPU设计已成为云提供商的热门选择，而更广泛的基础设施市场也见证了其技术的普及。nn面向2024年的计算市场，由于对AI硬件的巨大需求，Arm正在为其客户提供下一代Neoverse CPU核心设计。在这一过程中，公司迎来了其原始Neoverse路线图的高潮。今天，公司发布了V3 CPU架构（代号Poseidon），专为高性能系统打造，以及N3 CPU架构（代号Hermes），专为平衡系统打造。这些设计现已提供给客户，以便他们开始将其集成到自己的芯片设计中，包括单独的CPU核心设计和更大的计算子系统（CSS）。nn为了满足不同客户的需求，Arm在IP配置上提供了多种组合选择，特别是那些希望集成现成的IP以加快自有芯片开发进程的芯片设计师。值得一提的是，与以往Neoverse的发布相比，今天的宣布要低调得多。Arm并未透露关于新Neoverse平台的详细架构信息，因此虽然我们有关于硬件的高级细节和一些基本性能估计，但关于CPU核心及其相关架构的细节仍需等待Arm后续的发布。nn
高性能王者归来：Neoverse V3
nn转向高性能的Neoverse V3 CPU核心，这是Arm原始Neoverse路线图中的最后一项设计，其代号为Poseidon。就像传统的Neoverse V核心源于Cortex-X设计一样，尽管Arm未透露具体细节，但有理由相信V3与Cortex-X5具有深厚联系。考虑到X1和X3在V1和V2中的应用，可以推测V3借鉴了大量Cortex-X5的设计。nnV3专注于最高性能的应用场景，提供任何Arm Neoverse CPU核心中最高的单线程性能。在单个芯片上，它可以支持高达64个核心，或者在单个插座上支持两个芯片（总计128个核心）。与前代产品一样，V3旨在在高端市场树立标杆。nnArm没有为CPU核心提供性能估计，但模拟测试表明，大多数工作负载的性能提升在10%到20%之间，而AI数据分析工作负载的性能提升可能更高。尽管这低于Arm最初设定的30%的代际改进目标，但考虑到V2在早期的路线图中并不存在，因此Arm的步伐已经变得更小且更频繁。nn关于V3的深入技术细节尚不多，但我们已经掌握了一些核心层面的改进。其中之一是连接性的提升，V3采用了改进的网格架构，以缓解原有架构上的压力。此外，新的CMN-S3网格架构替代了原有的CMN-700。在I/O和内存支持方面，V3具备最新的CXL 3.0支持和PCIe 5.0。在内存方面，它支持LPDDR5、DDR5和HBM3。nn值得一提的是，Arm首次为V系列CPU核心提供了现成的CSS版本，以便客户进行快速集成。虽然CSS倡议相对较新，但Arm表示，该策略已被微软等资金充裕的云服务提供商广泛采用。通过采用现成的CSS版本，Arm希望为高性能客户提供更加简化的解决方案，尤其是那些需要搭配定制加速器设计使用经过验证的CPU IP块的客户。nn与此同时，V3 CSS设计与Arm的芯片级生态系统（Chiplet System Architecture，CSA）紧密相连。CSA的目标是简化芯片组的混合与匹配，其超越了简单的协议兼容性，涵盖了系统管理、DMA、安全性和软件兼容性等方面。nn在社会影响力方面，Arm已与Socionext达成合作，后者计划采用32核心的V3 CSS芯片组，并由TSMC代工生产。nn
性能与效率并重：Neoverse N3
nn另一方面，Arm还推出了Neoverse N3（代号Hermes），这是针对广泛市场推出的高性能效率CPU核心。与V3相比，N3更加侧重于CSS IP，其设计范围从8个核心扩展到32个核心。据Arm所述，32核心版本的TDP可低至40W，即每个核心约1瓦特。然而，公司未指定这一数字基于哪个制程节点。nn总体而言，Arm声称N3 CSS相较于N2 CSS实现了20%的性能每瓦特提升，而整体性能提升通常在10%至30%之间，具体取决于工作负载。尽管Arm未提供详细的架构
