Arm新一代Neoverse V3和N3 CPU核心：引领大规模计算新时代
五年磨一剑，Arm公司的Neoverse项目已经取得了显著的进展。该项目旨在为全球服务器、云及基础设施市场打造尖端的CPU核心。从强大的V系列到灵活的E系列，Arm展现出了其针对不同应用场景的全方位布局。随着AI硬件需求的爆发式增长，2024年的计算市场正迎来新的变革，而Arm的新一代Neoverse CPU核心设计正是为应对这一挑战而生。
近期，Arm揭开了新一代V3（代号Poseidon）与N3（代号Hermes）CPU核心的神秘面纱。这两款核心不仅代表了Arm在高性能与高效能计算领域的最新成果，更预示着未来芯片设计的新趋势。客户现已可开始将这两款核心集成至自家芯片设计中，无论是单独的CPU核心还是更复杂的计算子系统（CSS）。
在Neoverse的谱系中，V3 CPU核心作为高性能系统的代表，率先亮相。它承袭了Arm最初Neoverse路线图的精髓，并实现了长久以来的性能愿景。V3核心的设计灵感源自Cortex-X系列，尽管具体细节尚未公布，但可以预见它将大量借鉴Cortex-X5的设计精髓，与前代V系列核心一脉相承。V3的目标市场是那些追求极致性能的应用场景，它提供了Arm Neoverse CPU核心系列中最高的单线程性能。
尽管Arm并未透露关于V3 CPU核心总体性能的具体预估，但在模拟测试中，大部分工作负载的性能提升均达到了10%至20%，AI数据分析领域更是表现突出。与Arm早期的路线图相比，这一性能提升虽略低于预期的30%，但考虑到V2并未纳入那些规划，可以认为Arm的步伐正变得更加稳健而迅速。
V3在架构上也进行了多项重大改进。其中，网状结构的优化尤为关键。V3不仅通过优化与Arm网状结构的连接来减轻其负担，而且该网状结构本身也获得了更新，采用了全新的CMN-S3，取代了先前的CMN-700。尽管关于CMN-S3的详细信息尚未披露，但这一更新无疑将进一步提升系统的整体性能。
此外，V3及其CSS版本均支持最新的I/O和内存格式。在I/O方面，CXL支持已升级至CXL 3.0，并继续基于PCIe 5.0标准。在内存方面，LPDDR5、DDR5和HBM3均得到Arm IP的支持。值得一提的是，V系列CPU核心首次提供现成的CSS版本IP，这将大大简化客户在芯片设计中的集成过程。
与此同时，Arm还推出了Arm Chiplet System Architecture（CSA）计划，旨在简化芯片的混合与匹配过程。该计划不仅关注协议兼容性，还致力于解决系统管理、DMA、安全和软件兼容性等关键问题。这一计划的推出，标志着Arm在推动芯片生态系统发展方面迈出了坚实的一步。
与V3并驾齐驱的是针对广泛市场的平衡、高效能CPU核心——Neoverse N3。N3 CSS设计支持从8到32个CPU核心的配置，为不同规模的应用场景提供了灵活的选择。据Arm透露，32核心设计的TDP可低至40W，即每个CPU核心的功耗略高于1瓦特。这一数据表明，N3在保持高效能的同时，也实现了出色的功耗控制。总体而言，Arm宣称N3 CSS相较于前代N2 CSS，性能每瓦提升了20%，具体性能提升则根据工作负载的不同而有所差异。
关于N3的架构细节，Arm同样保持了一定的神秘感。但考虑到N系列设计历来与Cortex-A7xx系列存在紧密的联系，我们可以期待N3在继承前者的优秀设计元素的同时，也带来了诸多创新。特别是在AI数据分析方面，N3展现出了令人瞩目的性能跃升，这得益于其在缓存和内存子系统等方面的优化。
N3 CSS的L2缓存大小已提升至每核心2MB，相比前代N2的1MB有了显著的提升。此外，Arm还对整体缓存和内存子系统进行了深入的优化，包括对一致主机接口的调整，以更好地管理CPU核心与最后一级缓存（及更高级别）之间的数据流量和内存带宽。尽管尚未明确N3是否采用了Arm的新CMN-S3网状结构，但其在缓存和内存管理方面的改进无疑将进一步提升系统的整体性能。
在N3的前端设计方面，CPU核心配备了一个更为精准的分支预测单元。这一改进有助于减少分支预测错误，从而提高指令执行的效率，进一步提升了N3的性能表现。
总的来说，Arm的新一代Neoverse V3和N3 CPU核心在保持高性能的同时，也注重功耗控制和效率提升。它们的推出不仅将推动服务器、云和基础设施市场的进一步发展，也将为未来的芯片设计树立新的标杆。随着这些核心逐渐融入各种应用场景中，我们有理由相信，它们将为计算市场带来更加广阔的可能性。
